关于如何用Verilog设计神经网络加速器SOC?复旦宇杰博士有话聊

2019年07月16日 作者:Moore8摩尔吧

本课程以底层硬件为切入点进行神经网络加速器与SOC芯片设计,与高层次综合工具直接生成电路的方式不同,此课程是以主流、传统的方式进行芯片设计,因此更加关注于电路底层的细节(如每一个模块的功能、工作模式、效率、资源消耗等)。本课程将分为两个主要部分:SOC芯片设计基础与神经网络加速器设计,第二部分的课程依赖于第一部分的SOC设计基础。

第一部分以数字电路与硬件描述语言为出发点,讲述正确的模块设计方法、Verilog代码编写思路、模块间常用的通信模式以及“AXI4”总线协议,同时会对AXI4总线的开发、仿真、调试进行深入剖析,并以此为基础在FPGA开发板上完成SOC芯片设计。

第二部分从通用卷积神经网络对加速器的功能需求为出发点,定义了加速器所需支持的功能,划分加速器的功能模块。本课程将着眼于整个神经网络中运算量最大的功能——卷积运算,对卷积运算通路进行架构建模与分析,并进行模块的设计与验证工作。在FPGA上完成基本的功能验证后,会对硬件的性能进行测量与评估,进行性能评估时所使用的网络是VGG16。

想观看完整技术视频,可访问https://www.moore8.com/series/package/soc

相关文章

  • 基于PYNQ SOC平台——快速入门神经网络的建模与硬件加速(三)

    课程特色: 从软件到FPGA实现的快速入门,详细讲解工具平台的使用,可以帮助大家打破万事开头难,有了这次经历后面的开发和学习之路将方便许多。 本期课程内容: 第一节:介绍PYNQ开发平台以及使用Python实现对GPIO硬件的控制,并编写加速器的软件驱动 第二节:利用Pyth
    2019年08月19日
  • 基于PYNQ SOC平台——快速入门神经网络的建模与硬件加速(二)

    课程特色: 从软件到FPGA实现的快速入门,详细讲解工具平台的使用,可以帮助大家打破万事开头难,有了这次经历后面的开发和学习之路将方便许多。 本期课程内容: 第一节:高层次综合工具(Vivado HLS)介绍与实际操作 第二节:使用高层次综合工具实现两个神经网络加速电路,并搭
    2019年08月19日
  • Matlab waijung工具箱开发STM32

    如何在matlab2010b上安装 waijung工具箱,waijung工具箱支持stm32f0 f4的开发,有较多的片内外设模块。有丰富的历程提供开发者使用。在视频中将介绍如何使用,以及使用中注意的事项。 相关软件资料在,学习资料中下载。 想要观看完整技术视频,请至:https://
    2019年08月14日
  • 潘文明至简设计法系列教程高效的verilog设计模板

    多用模板有利于我们节省时间。明德扬的模板,包含了至简设计法的计数器、状态机、FIFO和模块结构等,这些是RTL代码最常见的部分。使用这些模板的时候,工程师只需按顺序填空,就能快速地进行设计,可节省大量时间。 想观看完整技术视频,请至:https://www.moore8.com/cours
    2019年08月14日
  • 从0到1动手写FAT32文件系统

    本课程从0行代码开始,手把手教你写一个面向嵌入式的FAT32文件系统的代码,帮助你深入理解FAT32文件系统的工作原理。 【课程特色】 1、从0行代码开始,极易上手 2、全面详解FAT32工作原理的各个细节 3、面向初学者,只需要有C语言的基础。 想要观看完整技术视频,请至:h
    2019年08月13日
tracer