开启新的征程,邀请您见证ST的蜕变

【备战电赛】先导片-如何补全知识链条

智能车电机驱动(HIP4082+LR7843)

max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码

  • max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码
  • max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码
  • max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码
  • max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码
  • max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码

max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码

max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码

max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码

max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码

max II EPM240 三色LED灯板硬件protel原理图+PCB文件+cpld逻辑工程源码


        EPM240开发板,红绿蓝三色LED灯,24个三色灯,多种色彩组合,PWM 色彩控制,毕业设计,创意灯。提供硬件,支持自主开发,创意无限。提供JTAG接口,支持逻辑下载。

技术资料:

1、Protel 99SE 版原理图及PCB图,可以用Altium Designer 软件打开及编辑,及焊接BOM文件;

2、Verilog HDL 代码工程, 工程版本为Quartus II 10.1 ;

`timescale 1ns/100ps

module love_heart(

clk,

resetb,

key_in_a,

key_in_b,

led_out_b,

led_out_r,

led_out_g

);

input clk;

input resetb;

input key_in_a;

input key_in_b;

output[23:0] led_out_b;

output[23:0] led_out_r;

output[23:0] led_out_g;

reg[23:0] led_out_b;

reg[23:0] led_out_r;

reg[23:0] led_out_g;

//*****************************led_counter*********************************

reg[31:0] led_counter;

always@(posedge clk or negedge resetb)

begin

if (!resetb) led_counter <=0;

else led_counter <= led_counter +1'b1;

end

//*********************led_out_b**********************************

always@(posedge clk or negedge resetb)

begin

if (!resetb) led_out_b <=24'hffffff;

else

case(led_counter[29:25])

5'h01: led_out_b <=24'h000000;

5'h02: led_out_b <=24'hffffff;

5'h07: led_out_b <=24'h000000;

5'h08: led_out_b <=24'hffffff;

5'h09: led_out_b <=24'h000000;

5'h0a: led_out_b <=24'hffffff;

5'h0b: led_out_b <=24'hffffff;

5'h0c: led_out_b <=24'hffffff;

5'h0d: led_out_b <=24'h000000;

5'h0e: led_out_b <=24'hffffff;

5'h11: led_out_b <=24'h000fff;

5'h12: led_out_b <=24'hffffff;

5'h13: led_out_b <=24'hffffff;

5'h14: led_out_b <=24'hffffff;

5'h15: led_out_b <=24'hfff000;

5'h16: led_out_b <=24'hffffff;

5'h17: led_out_b <=24'h00ffff;

5'h18: led_out_b <=24'hffffff;

5'h19: led_out_b <=24'h0000ff;

5'h1a: led_out_b <=24'hffffff;

5'h1b: led_out_b <=24'h00ff00;

5'h1c: led_out_b <=24'hffffff;

5'h1d: led_out_b <=24'hff00ff;

5'h1e: led_out_b <=24'hffffff;

default: led_out_b <= 24'hffffff;

endcase

end

//*********************led_out_r**********************************

always@(posedge clk or negedge resetb)

begin

if (!resetb) led_out_r <=24'hffffff;

else

case(led_counter[29:25])

5'h03: led_out_r <=24'h000000;

5'h04: led_out_r <=24'hffffff;

5'h07: led_out_r <=24'h000000;

5'h08: led_out_r <=24'hffffff;

5'h09: led_out_r <=24'hffffff;

5'h0a: led_out_r <=24'hffffff;

5'h0b: led_out_r <=24'h000000;

5'h0c: led_out_r <=24'hffffff;

5'h0d: led_out_r <=24'h000000;

5'h0e: led_out_r <=24'hffffff;

5'h11: led_out_r <=24'hfff000;

5'h12: led_out_r <=24'hffffff;

5'h13: led_out_r <=24'hfff000;

5'h14: led_out_r <=24'hffffff;

5'h15: led_out_r <=24'h000fff;

5'h16: led_out_r <=24'hffffff;

5'h17: led_out_r <=24'hff00ff;

5'h18: led_out_r <=24'hffffff;

5'h19: led_out_r <=24'h00ff00;

5'h1a: led_out_r <=24'hffffff;

5'h1b: led_out_r <=24'h0f0f0f;

5'h1c: led_out_r <=24'hffffff;

5'h1d: led_out_r <=24'hf0f0f0;

5'h1e: led_out_r <=24'hffffff;

default: led_out_r <= 24'hffffff;

endcase

end

//*********************led_out_g**********************************

always@(posedge clk or negedge resetb)

begin

if (!resetb) led_out_g <=24'hffffff;

else

case(led_counter[29:25])

5'h05: led_out_g <=24'h000000;

5'h06: led_out_g <=24'hffffff;

5'h07: led_out_g <=24'hffffff;

5'h08: led_out_g <=24'hffffff;

5'h09: led_out_g <=24'h000000;

5'h0a: led_out_g <=24'hffffff;

5'h0b: led_out_g <=24'h000000;

5'h0c: led_out_g <=24'hffffff;

5'h0d: led_out_g <=24'h000000;

5'h0e: led_out_g <=24'hffffff;

5'h11: led_out_g <=24'hffffff;

5'h12: led_out_g <=24'hffffff;

5'h13: led_out_g <=24'h000fff;

5'h14: led_out_g <=24'hffffff;

5'h15: led_out_g <=24'hffffff;

5'h16:  

电路项目的主要芯片及数据手册

电路相关文件

源代码
EPM240三色灯开发板(love).rar
描述:Verilog 逻辑工程源码
电路图文件
EPM240_love_led硬件设计文件.rar
描述:包括 原理图 PCB BOM文件
分享到:
收藏 (4)
电子硬件助手小程序 电子硬件助手小程序

电路城电路折扣劵获取途径:

电路城7~10折折扣劵(全场通用):对本电路进行评分获取;

电路城6折折扣劵(限购≤100元电路):申请成为卖家,上传电路,审核成功后获取。

(版权归XZXB电子所有)

版权声明:电路城所有电路均源于网友上传或网上搜集,供学习和研究使用,其版权归原作者所有,对可以提供充分证据的侵权信息,本站将在确认后24小时内删除。对本电路进行投诉建议,点击投诉本电路反馈给电路城。

使用说明:直接使用附件资料或需要对资料PCB板进行打样的买家,请先核对资料的完整性,如果出现问题,电路城不承担任何经济损失!

换一批 more>>

大家都在看:

继续阅读

销量
0
查看
355
参数名 参数值
发布于 2018 年 09 月 03日
更新于 2018 年 10 月 18日
芯片资料
Moore8直播课堂