TA的每日心情 | 开心 2020-2-14 12:16 |
---|
签到天数: 827 天 连续签到: 1 天 [LV.10]以坛为家III
|
接上一篇帖子
锆石 A4 FPGA开发板-【 锆石 A4】2输入与非门程序设计-爱板网论坛 - 电子工程师学习交流园地 https://www.cirmall.com/bbs/thread-48940-1-1.html
在2选1数选器中介绍了Verilog的三种描述方式,见下帖。本次我们设计4选1数选器,其实就是引用2个2选1数选器
锆石 A4 FPGA开发板-【 锆石 A4】2输入与非门程序设计-爱板网论坛 - 电子工程师学习交流园地 https://www.cirmall.com/bbs/thread-48940-1-1.html
新建工程,选择目录,器件,“finish”完成使用Verilog设计文件,file下新建.v设计文件,程序使用如上链接中的第一个程序,行为级描述语言,编译通过后保存。
再给4选1数选器新建工程,选择目录,器件,“finish”完成使用Verilog设计文件,file下新建.v设计文件,程序如下- module mux4_1
- (
- P,
- S,
- F
- );
- input[3:0] P;
- input[1:0] S;
- output F;
- wire[1:0]mwire;
- mux2_1 U1(P[0],P[1],S[0],mwire[0]),
- U2(P[2],P[3],S[0],mwire[1]),
- U3(mwire[0],mwire[1],S[1],F);
- endmodule
复制代码 U1-U3引用2选一中的模块。后添加2选1的Verilog程序进4选数选器工程,完成如下
保存,编译如下
使用quartus SIM仿真,功能仿真、时序仿真
对比网上找的4选1数选器真值表输出F代替Y,验证没有问题
RTL门级电路,单击其中一个模块便可进入其电路
双击其中一个模块便可进入其内部电路,如mux2_1:U2单元电路
管脚分配
|
|