查看: 1471|回复: 0

招聘

[复制链接]

该用户从未签到

发表于 2015-2-3 09:19:09 | 显示全部楼层 |阅读模式
分享到:
 
数字电路设计工程师  2名        
工作职责:         
1.   依据芯片总体规格,整合高速串行IP端口;      
2.   独立完成子模块,从算法分析到代码实现的整个过程;     
3.   负责高速系统的FPGA原型验证;       
4.   完成芯片综合与时序分析;         
5.   及时编写各种设计、验证文档和标准化资料,实现资源、经验共享。     
           
任职要求:         
1.   电子类相关专业本科或以上学历,微电子和通讯专业优先;     
2.   具有3年以上芯片设计经验,包括:代码编写,仿真,综合、时序分析及IP集成等,至少有一次成功流片的经验; 
3.   精通Verilog/VHDL语言,熟悉Synopsys,Cadence EDA 工具,如NC-Verilog,VCS,DC、PrimeTime; 
4.   非常熟悉Xilinx,Altera的FPGA设计流程和器件,有FPGA原型验证的经验;    
5.   熟练使用Linux/Unix操作系统,至少熟悉TCL、Perl、Shell、Makefile任意一种脚本语言;  
6.   具有较强的英文读写能力及团队协作精神;      
7.   熟悉PCIe、RapidIO等高速接口设计者优先。      
           
数字电路验证工程师  4名 (深圳2名)       
工作职责:         
1.   按照芯片总体验证要求及模块规范,严格遵循验证流程,提取测试点,制定验证计划和方案;  
2.   搭建UVM验证环境,设计并执行测试用例,回归测试,后仿真等工作;    
3.   及时编写各种设计、验证文档和标准化资料,实现资源、经验共享。    
           
任职要求:         
1.   电子类相关专业本科或以上学历,微电子和通讯专业优先;     
2.   具有3年以上相关工作经验,至少有一次成功流片的经验;     
3.   熟练使用VCS和Verdi,熟练掌握Verilog和SystemVerilog编程语言和验证方法、编写testbench进行模块及系统级验证;
4.   具有一定的C或C++等编程语言基础;       
5.   熟练使用Linux/Unix操作系统,至少熟悉TCL、Perl、Shell、Makefile任意一种脚本语言;  
6.   具有较强的英文读写能力及团队协作精神;      
7.   熟悉PCIe、RapidIO等高速接口协议者优先;      
回复

使用道具 举报

您需要登录后才可以回帖 注册/登录

本版积分规则

关闭

站长推荐上一条 /2 下一条

手机版|小黑屋|与非网

GMT+8, 2024-4-19 23:56 , Processed in 0.109934 second(s), 15 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz! X3.4

Copyright © 2001-2020, Tencent Cloud.