查看: 164|回复: 2

[经验] 每日一练6.29#FPGA复位电路的实现——以cycloneIII系列芯片为例

[复制链接]

主题

好友

1301

积分

管理员

该用户从未签到

发表于 2020-6-29 11:20:44 |显示全部楼层
  为鼓励大家动手动脑,早日成为技术大牛。电路城论坛现在推出#每日一练#栏目,由版块版主出题及提供答案,内容涉及电源,射频,单片机等各种技术话题。我们会在周一至周五的早上10:30更新问题和前天问题的解题思路及答案。欢迎大家参与。

本期内容来源于:




       Casper.T,电子与通信工程专业,在读硕士,对模拟通信,智能电子设计以及FPGA图像处理和加速器有丰富的设计经验。现主要从事电子信息技术运营方面的工作。


有人说FPGA不需要上电复位电路,因为内部自带上电复位信号。也有人说FPGA最好加一个上电复位电路,保证程序能够正常地执行。不管是什么样的结果,这里先把一些常用的FPGA复位电路例举出来,以作公示,下面给出三种复位电路的实现方式:


方式一:普通IO口加上按键复位电路和上电自动复位电路
方式二:nCONFIG引脚输入信号作为系统复位
方式三:用其他MCU控制FPGA的上电复位,既可以将MCU的复位引脚和FPGA的复位引脚连在一起,也可以MCU单独引脚复位引脚对FPGA进行控制。

实现FPGA复位的方式有很多。可能不仅仅上面例举的一些。而且,上面的实现方式,可能并不是最好的,仅仅作为一种参考。

问:FPGA在组合电路中是没有时钟信号的,这样的话,也就不可能添加所谓的复位信号,复位信号应该不是必须的。但是 根据cycloneIII系列程序的下载过程如下:

微信图片_20200629111843.png


(1)首先注意的nCONFIG引脚,当其由低电平进入高电平时,程序进入配置过程。
在此过程中,nSTATUS引脚也由低置高,程序进入配置过程。波形有从低电平到高电平的跳变过程,说明进入了配置过程。
(2)然后注意的引脚是CONFIG_DOWN引脚,当其由低电平进入高电平时,程序配置完成,进入初始化,这部分才算程序下载完毕。
  这样的话,我是否可以使用CONFIG_DOWN引脚输出,连接相应的复位RST引脚,遮样的话,就可以自动的上电自动复位,而不用添加任何的辅助电路?

答:

游客,如果您要查看本帖隐藏内容请回复





参与讨论,即可快速获取以下几本电源书籍(电子版)

想成为论坛版主?想在#每日一练#展现你的技术才华?请联系工程师小助手Q:2740521371或邮箱:yanfen.mo@supplyframe.cncaihong.xiao@supplyframe.cn



回复

使用道具 举报

主题

好友

7

积分

白丁

该用户从未签到

发表于 2020-6-30 13:19:25 来自手机 |显示全部楼层
好好学习
回复

使用道具 举报

主题

好友

15

积分

白丁

该用户从未签到

发表于 4 天前 |显示全部楼层
答案是什么
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

关闭

站长推荐上一条 /5 下一条



手机版|电路城

GMT+8, 2020-7-11 03:37 , Processed in 0.064229 second(s), 15 queries , MemCache On.

ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

苏公网安备 32059002001037号

Powered by Discuz!

返回顶部