查看: 274|回复: 0

创龙TLZ7x-EasyEVM评估板 -- 仿真sobel算法,生成IP核

[复制链接]

主题

好友

8732

积分

超级版主

  • TA的每日心情
    开心
    5 小时前
  • 签到天数: 389 天

    连续签到: 4 天

    [LV.9]以坛为家II

    发表于 2020-5-24 19:12:38 |显示全部楼层
    本帖最后由 robe.zhang 于 2020-5-31 22:04 编辑

    创龙TLZ7x-EasyEVM评估板 -- 仿真sobel算法,生成IP核


    创龙TLZ7x-EasyEVM评估板 -- 试用总结

    本文使用 vivado HLS 程序,创建 HLS 工程,仿真验证 sobel 算法,综合后生成 IP 核。

    先启动 vivado tcl  console:
    21.png
    进入 sobel demo 的源码目录中:
    22.png
    运行 vivado_hls  run.tcl,生成vivado hls 工程,
    23.png
    运行成功后再 src 目录中生成 prj 目录:
    24.png
    打开 vivado HLS 程序,选择prj 项目,打开工程:
    25.png
    综合顶层的 function:
    26.png
    先仿真验证:
    27.png
    验证结果:原图:
    28.png
    Sobel 算法仿真处理后的图片:
    29.png
    验证成功,然后运行 synthesis:
    30.png
    综合完成生成报告
    31.png
    运行 Export RTL:
    32.png
    生成 IP 核:
    33.png
    有了 IP 核,就接着上一篇 FPGA 点灯开发流程了,FPGA 点灯就是从现成 IP 核生成 fpga 文件/bitstream,生成设备树,编译设备树,放到 linux 系统下加载运行。
    本 IP 核硬件上需要pmod 接口camera,和显示器扩展板,接着下面的验证,本文到此。
    34.png
    通过本文把创龙TLZ7x-EasyEVM开发板的生成 IP 核流程理清楚了。

    创龙TLZ7x-EasyEVM评估板 -- 试用总结


    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /5 下一条



    手机版|电路城

    GMT+8, 2020-7-11 05:46 , Processed in 0.067881 second(s), 14 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001037号

    Powered by Discuz!

    返回顶部