创龙TLZ7x-EasyEVM评估板 -- 仿真sobel算法，生成IP核

robe.zhang

创龙TLZ7x-EasyEVM评估板 -- 仿真sobel算法，生成IP核

创龙TLZ7x-EasyEVM评估板 -- 试用总结

本文使用 vivado HLS 程序，创建 HLS 工程，仿真验证 sobel 算法，综合后生成 IP 核。

先启动 vivado tcl  console：

进入 sobel demo 的源码目录中：

运行 vivado_hls  run.tcl，生成vivado hls 工程，

运行成功后再 src 目录中生成 prj 目录：

打开 vivado HLS 程序，选择prj 项目，打开工程：

综合顶层的 function：

先仿真验证：

验证结果：原图：

Sobel 算法仿真处理后的图片：

验证成功，然后运行 synthesis：

综合完成生成报告

运行 Export RTL：

生成 IP 核：

有了 IP 核，就接着上一篇 FPGA 点灯开发流程了，FPGA 点灯就是从现成 IP 核生成 fpga 文件/bitstream，生成设备树，编译设备树，放到 linux 系统下加载运行。

本 IP 核硬件上需要pmod 接口camera，和显示器扩展板，接着下面的验证，本文到此。

通过本文把创龙TLZ7x-EasyEVM开发板的生成 IP 核流程理清楚了。

创龙TLZ7x-EasyEVM评估板 -- 试用总结