深入了解碳化硅MOSFET的开关特性

gjhk001

碳化硅MOSFET

碳化硅（SiC）功率MOSFET受到很多关注，因为它们既可以快速开关，又能同时保持高阻断电压。但是它们出色的开关特性也伴随潜在的缺点。由不理想的电路板布局引起的寄生电感，以及碳化硅MOSFET的快速dv/dt和di/dt质量，可能产生电压和电流过冲、开关损耗和系统不稳定性问题。为了避免这些困难，设计人员必须深入了解碳化硅MOSFET的开关特性。

确保测试和测量的准确性

电路和封装寄生效应以及碳化硅MOSFET的高速开关都使标定任务复杂化。快速dv/dt和di/dt会放大测量误差、电压/电流振铃等；高dv/dt会产生大的瞬态电压尖峰，以及可能表现为阻尼振荡的共模噪声；高di/dt产生的噪声可能会与附近的磁场耦合。这些影响可能难以测量和诊断。它需要特殊的工具和测试方法才能在产品认证阶段或器件失效之前发现隐藏的问题。它需要具有出色带宽和动态范围的工具来测定高功率切换高功率的碳化硅功率器件。

差分探头（图1）通常用于高压测量。虽然它们提供内置的电流隔离，但它们的带宽相对有限。相比之下，无源电压探头具有足够的带宽但缺乏电流隔离。此外，许多无源电压探头不适用于高压。如果是这种情况，则必须在电路中设计传统的分压器，引入另一个电阻负载。综合考虑，这些电压测量的最佳选择是无源电压探头，其额定电压足以捕获高dv/dt瞬态。

图1：差分探头通常用于高压测量

测量电流常用四种方法：罗氏线圈、有源电流探头、电流互感器和同轴电流分流器。每种方法都有利有弊。例如，有源电流探头和罗氏线圈虽完全不会影响到电路设计，但它们通常不能测量振铃效应的带宽。

电流互感器可能具有足够的带宽来测量振铃频率，但电必需流經经过孔，而过孔很容易带来瓶颈问题；此外，电流互感器也不能进行直流测量，罗氏线圈也有同样的缺点。

电流分流器也会在电路中带来瓶颈问题，并且不像上述三个选项那样具备电流隔离。但电流分流器能捕获从直流到兆赫的所有频率，所以是测量电流的最佳方法。然而，由於电流分流器的功耗很低。因此，它只适用于脉冲测试中的测量，而不适用于连续的操作系统。

优化电源回路布局

大多数电源电路实际上包含两个主回路：栅极驱动回路和电源回路。在电源回路中，高电平电压和电流以极快的边沿速率切换。这种现象会导致电压和电流过冲和振铃。过冲和振铃的程度与功率回路中的寄生电感和电容量有关。

一个主要问题是关断期间产生的电压过冲。这种过冲的特点会表现在di/dt和功率回路电感的乘积上。高di/dt有时是不可避免的，因此设计人员必须尽可能降低功率回路电感。峰值电压过冲接近器件的最大额定电压，使器件有更大的风险发生灾难性故障。如果无法避免功率回路中过多的寄生电感，设计人员可能会被迫限制器件切换的速度或实现多级拓扑，但代价是更复杂和更多元件的设计。

另一个问题是电磁干扰。在切换过程中，电流波形中剧烈的振铃可以将电源回路变成天线，发射出兆赫波段的频率。电源回路传播的噪声可能会耦合到其它子电路中，可能会导致意外设备开启和击穿、引起附近的外围电路故障或违反强制性的电磁兼容性法规。

优化电源回路布局的第一个原则是要保持电路板紧凑和简单，最大限度地减少整个电源回路的面积。理想情况是一个空间点只包含一个回路，即不存在迹线/连线。更现实的情况是外向路径与返回路径重叠的一个回路（在另一个PCB层上镜像），这种做法称为层压。在回路中无法进行层压的部分（例如通孔元件的引脚），电路应足够宽以容纳电流，但应尽可能短以保持整体回路紧凑。

使用去耦电容是优化电路布局的另一个好方法。高速开关产生的开关频率（fs）和瞬态相关频率（ftrans）的高次谐波会一直延伸到兆赫范围内。通常，直流回路电容充当陷波滤波器，消除对应于fs的振荡及其可观振幅的谐波；但是，它不会抑制能够耦合到相邻走线和电路中的ftrans频率。要抑制与ftrans相关的峰值，请在直流链路上连接相对较高法拉的薄膜电容，并尽可能靠近功率晶体管，以尽量减少相关的回路电感。

栅极驱动器设计

栅极驱动有两个主要目的：以稳定并且控制良好的方式打开和关闭电源开关，并在必要时保护功率级。然而，如果功率级没有搭配适当的设计布局以及栅极驱动器，这些任务可能很难完成。常见问题包括不必要的开关损耗、栅极电压过冲和振铃，以及来自电源回路的EMI，这会使控制电路出现故障。

即使是一般水平的共源电感（LCSI）也能抵抗电流的快速变化，改善开关损耗问题。在有高栅极和源极环路电感（LG和LS）的情况下，高di/dt值会导致器件栅极出现的电压过冲。栅极电压波形中的振荡可能导致意外导通，并因此导致潜在的灾难性击穿事件。过高的电压反复锤击器件栅极也会降低器件的可靠性和寿命。

优化栅极驱动器电路的设计和集成的最佳实践之一，就是降低栅极和功率回路之间的电感耦合的影响。这两个回路要尽可能置于正交平面中。接下来，就像优化电路一样，通过层叠和缩短路径长度来尽可能减小总栅极回路面积。最后，为了减少共源电感，需要使用具有专用开尔文源的封装（例如四引脚TO-247或七引脚TO-263）来退耦栅极和功率环路。

双脉冲测试（图2）提供了一种在每个周期的基础上准确评估碳化硅器件的开关性能的方法。器件在此测试中需要上电两次。

图2：双脉冲测试设置

双脉冲测试设置。在该测试中，感应负载与上部开关位置中的续流装置并联。在DUT关断状态期间，这些元件构成电流的续流路径。DUT占据下部开关位置。该测试配置有助于研究DUT的开关能量和栅极电荷特性。

第一个导通脉冲的宽度和电感值以及总线电压一起决定了关断期间器件的电流幅度。在第一和第二导通脉冲之间的时间段内，存储在电感器中的电量通过续流装置循环。此操作使器件在第二个脉冲的上升沿（即导通事件）期间能看到相同的一组操作参数。

在双脉冲测试中，感应负载与上部开关位置中的续流装置并联放置。这些元件构成了DUT关断期间电流的自由回路。DUT占据下部开关位置。该测试配置非常有助于研究DUT的开关能量和栅极电荷质量。此测试中值得关注的波形是栅极 - 源极电压（VGS），漏极 - 源极电压（VDS）和漏极电流（ID）。

在此测试中，电压控制继电器断开直流电源（正极和负极导轨）与测试装置的连接。直流链路电容的大小使其能够在断开直流电源后，可在整个测试过程中保持所需的总线电压，通过尽可能减小由接地回路引起的瞬态事件期间振铃的风险来改善测量条件。如果系统无法容纳足够大的直流链路电容器以便断开直流电源，那么直流链路电容必须足够大以便在器件切换期间保持直流电压。

图3：在800Vdc总线电压和20A的器件电流执行双脉冲测试的结果

使用800Vdc总线电压和20A的器件电流执行双脉冲测试的结果。图3上部从双脉冲测试（10μsec/div）捕获的波形。图3中部波形中对应于关断瞬态波形的放大部分（50nsec/ div）。图3下部波形中对应于导通瞬态波形的放大部分（50nsec/ div）。这些事件用于表征MOSFET在开关能量、开关速度、上升和下降期间，电压过冲等方面的开关特性。

碳化硅MOSFET的高开关速度意味着在一定的测试条件下，dv/dt和di/dt分别可以超过80V/nsec和5A/nsec。由于这些器件在几十纳秒内开关，因此测量探头必须具有足够的带宽、良好的动态性能和较小的负载电容。

图4：开关能量计算和DUT的开关行为波形

Matlab是用于确定器件开关质量的数值的有用工具。导入原始数据后，必须正确地去除VDS和ID的扭曲。（图4）所示为针对导通和关断瞬态电压（VDS）、电流（ID）和瞬时功率生成的曲线。可以从这些波形导出开关能量计算和DUT的开关行为。波形表明，在关断事件期间，发生~70V的过冲，dv/dt = 68.72V/nsec，di/dt = 1A/nsec，关断损耗约为60μJ。在导通事件期间，发生~10-A过冲，dv/dt = 39.47V/nsec，di/dt = 5.2A/nsec，导通损耗约为270μJ。注意，开关损耗值是通过瞬时功率的积分获得的。

事实证明，双脉冲技术可用于表征碳化硅MOSFET开关损耗，以及其它典型动态参数，如开关时间、栅极电荷和反向恢复等。