查看: 45|回复: 0

[求助] 在更高的抽象层次设计 ASIC IP

[复制链接]

主题

好友

3701

积分

状元

  • TA的每日心情
    无聊
    2018-10-12 09:46
  • 签到天数: 1 天

    连续签到: 1 天

    [LV.1]初来乍到

    发表于 2019-8-13 09:54:21 |显示全部楼层

    在特定图像处理硬件设计中成功运用 High-Level Synthesis (HLS) 和 High-Level Verification (HLV) 数年之后, Qualcomm 认识到了 HLS/HLV 的优势,并希望探索在公司内部署该流程。要让 HLS/HLV 能成功予以采用, HLS 编码风格、代码检查、约束驱动型综合、设计构造以及 C++ 和 SystemC 代码的结构和功能验证都需 要标准化的企业设计流程。本白皮书将探讨这种全新的 HLS/HLV 流程能够为 Qualcomm 这类公司带来诸 多优势的一些原因,概括说明该流程及其优点,并介绍其在不久的将来可如何提供更多有利功能。


    机器学习获得 2.2 倍性能提升.pdf (1.53 MB, 下载次数: 0)



    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /2 下一条

    手机版|电路城

    GMT+8, 2019-8-23 12:54 , Processed in 0.081636 second(s), 17 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001037号

    Powered by Discuz!

    返回顶部