查看: 279|回复: 0

[讨论] NITRO-SOC 数字实现:适用于先进工艺的下一代布局和布线系统

[复制链接]

主题

好友

6876

积分

状元

  • TA的每日心情

    2018-8-2 13:58
  • 签到天数: 1 天

    连续签到: 1 天

    [LV.1]初来乍到

    发表于 2019-8-13 09:21:59 |显示全部楼层


    Mentor Nitro-SoC 是一个全面的新一代网表到 GDSII 实施平台,旨在用于复杂的先进工艺设计,支持实现最佳 QoR和最快的周转时间。由于设计复杂度不断提高,设计规模越来越大,功耗/性能目标高远,因此在先进工艺中实施大型设计变得比以往任何时候都更困难。Nitro-SoC 系统解决了前沿工艺节点遇到的上市时间、性能、功耗、容量、面积和变化的挑战。Nitro-SoC 是全新构建的系统,完全重写了所有核心引擎,布局和布线全流程实现了并行化,可提供最佳运行时间和 QoR。Nitro-SoC 的架构可处理先进工艺技术的复杂多重曝光和 FinFET 要求,提供行业最高的容量,其数据库则非常紧凑且可扩展。


    概述

    Nitro-SoC 是一个全面的新一代网表到 GDSII 实施平台,旨在用于复杂的先进工艺设计,支持实现最佳 QoR和最快的周转时间。由于设计复杂度不断提高,设计规模越来越大,功耗/性能目标高远,因此在先进工艺中实施大型设计变得比以往任何时候都更困难。Nitro-SoC 系统解决了前沿工艺节点遇到的上市时间、性能、功耗、容量、面积和变化的挑战。Nitro-SoC 是全新构建的系统,完全重写了所有核心引擎,布局和布线全流程实现了并行化,可提供最佳运行时间和 QoR。Nitro-SoC 的架构可处理先进工艺技术的复杂多重曝光和 FinFET 要求,提供行业最高的容量,其数据库则非常紧凑且可扩展。

    设计实施挑战

    先进工艺节点的采用,使得 IC 设计团队能在先进的 SoC 中实现更多功能和更高性能。与此同时,每次向新技术节点转型时,设计团队还将面临着各种新的设计挑战,这些挑战会严重影响设计性能、功耗和上市时间。图 1 显示了当今 SoC 设计中的各类挑战。

    2.jpg

    多重曝光和 FINFET 挑战

    特征尺寸不断缩小,但光刻工艺仍使用 193 nm 波长光,因而失真增加,导致适印性和可制造性降低。这就需要在制造过程中使用多重曝光,但如此一来又会给设计实施过程带来诸多不利的版图布局限制。可实现更低功耗和更高性能的 FinFET 晶体管的引入,使复杂性进一步提高,并且给布局和布线流程带来更多限制。


    多重曝光和 FinFET 对布局和布线流程中的所有关键引擎都有重大影响。DRC 规则和多重曝光规则的复杂性和数量显著提高,并对布线器构成重大挑战。电压阈值感知间距、注入层规则等设计规则和 FinFET 工艺要求愈加严苛,进而将限制布局、底层规划和优化引擎,并将直接影响设计利用率和面积。多重曝光收敛和时序收敛是相互依存的,可能会延长设计收敛时间。整个流程中的实施工具都需要全新的技术来助力先进工艺实施,因为它又给物理实现增加了一个维度。图 2 显示了日益扩大的工艺与设计差距。


    游客,如果您要查看本帖隐藏内容请回复




    回复

    使用道具 举报

    您需要登录后才可以回帖 登录 | 立即注册

    关闭

    站长推荐上一条 /4 下一条

    手机版|电路城

    GMT+8, 2019-12-16 02:06 , Processed in 0.070844 second(s), 15 queries , MemCache On.

    ICP经营许可证 苏B2-20140176  苏ICP备14012660号-2   苏州灵动帧格网络科技有限公司 版权所有.

    苏公网安备 32059002001037号

    Powered by Discuz!

    返回顶部