rocket-chip项目的具体内容

电子月

1 rocket-chip的项目框架

rocket-chip项目的下载网址：rocket-chip

因为rocket-chip项目一直有人维护，会一直更新，所以我立一个时间点，下面的项目框架说明是在这个时间点附近更新的，我下次更新会修改上面的时间点，我的修改时间不定。而且每次修改只会修改一级目录和二级目录的内容，更详细的更新内容请自行上github查看。至于scala的源代码说明，看后面的情况吧，有时间我是会写的。此外，rocket-chip项目的内容太多了，有部分我也还没有完全弄得，如果哪里写错了请您邮件我，谢谢。
注意：打“#”号的是我经常主动用到的目录。

rocket-chip项目编译步骤：


1、        先安装虚拟机&ubuntu系统。


虚拟机下载地址：http://download3.vmware.com/soft ... -14.1.2-8497320.exe
ubuntu下载地址：http://mirrors.zju.edu.cn/ubuntu-releases/
我安装的VMware是14.1.2版本，而ubuntu是32位的14.04.5。


2、        然后下载rocket-chip的项目。

1. $ git clone [url]https://github.com/ucb-bar/rocket-chip.git[/url]
   
2. $ cd rocket-chip
   
3. $ git submodule update --init

复制代码

运行这几步只是会将rocket-chip项目中的一级目录和二级目录下载，有部分目录还需要更详细的步骤进行内容下载。

3、        接着设置环境变量：

1. $ export RISCV=/path/to/riscv/toolchain/installation

复制代码

这个是必须的，所有工具编译都依赖于环境变量，上面的命令需要根据各自的配置来完成的。

4、        最后是进入各个目录进行不同目录的编译或仿真。

进入riscv-tools目录可以编译交叉工具链和各使用工具。

进入emulator / vsim可以生成RTL代码，然后根据RTL代码完成仿真。

进入regression / torture可以进行更复杂的操作。

建议先编译riscv-tools目录，然后再编译其他目录。此外，生成RTL是不受riscv-tools的工具影响的，你可以进入emulator / vsim，然后利用

make verilog CONFIG=DefaultFPGAConfig

来生成RTL代码，RTL代码的生成与chisel3、firrtl、hardfloat和project等目录相关，与java和sbt工具相关，在emulator / vsim目录中使用RTL完成仿真操作才会与riscv-tools的工具相关。

---------------------

作者：a_weiming

来源：CSDN

原文：https://blog.csdn.net/a_weiming/article/details/84576660